FACOLTA' DI INGEGNERIA       Universita' di Pavia
Home
  Didattica > Insegnamenti0708 > Reti logiche
Organizzazione e Sedi
Immatricolarsi ai C.d.L.
Immatricolarsi ai C.d.L.M.
Orientamento
Didattica
Prenotazione Aule
Master
Esami: Iscrizioni online
Ricerca Scientifica
Servizi
Rapporti con Imprese
Tirocini didattici
Eventi e Iniziative
Bandi e Offerte lavoro
Esami di Stato
Mobilità/Erasmus
Rapporti di riesame
Assicurazione Qualità
Guida dello Studente
Scorciatoie
Cerca nel sito
Reti logiche

Insegnamento Anno Accademico 07-08

Docente/i: Ivo De Lotto  

Denominazione del corso: Reti logiche
Codice del corso: 062043
Corso di laurea: Ingegneria Elettronica e delle Telecomunicazioni, Ingegneria Informatica
Settore scientifico disciplinare: ING-INF/05
Crediti formativi: CFU 5
Sito web del corso: n.d.

Obiettivi formativi specifici

L’insegnamento intende fornire i fondamenti dell’algebra di Boole, i metodi e le tecniche di analisi e di progetto delle reti logiche combinatorie e sequenziali sincrone e asincrone e una descrizione delle funzioni dell’unità aritmetica inquadrate nello scenario dell’architettura di un processore numerico. Le esercitazioni vertono sull’analisi e sintesi di reti logiche e sugli algoritmi per le operazioni aritmetiche in presenza di un addizionatore. Al termine del corso lo studente sarà in grado di analizzare e progettare le reti logiche più comuni e di comprendere le funzioni dell’unità aritmetica e le relative prestazioni.

Programma del corso

Introduzione all'algebra di Boole
Introduzione alla logica e alla teoria degli insiemi; algebra di Boole; espressioni e funzioni booleane; teorema di espansione di Boole; prima e seconda forma canonica; implicanti e implicati; rappresentazione di funzioni booleane; semplificazione di funzioni booleane e funzioni di costo minimo (metodo delle mappe di Karnaugh, metodo di Tison, metodo di Quine-McCluskey; funzione di Petrick).

Le reti combinatorie
Reti combinatorie; variabili logiche e segnali elettrici; componenti elettronici elementari; blocchi funzionali elementari: And, Or, Not, Nor, Nand, Xor. Analisi di reti combinatorie. Sintesi di reti combinatorie. Reti combinatorie elementari: addizionatore, codificatore e decodificatore, selettore d’ingresso e d’uscita, ROM. Transitori nelle reti combinatorie: alee statiche. Reti con segnalazione di errore, reti immuni da errori. Diagnosi ai morsetti.

Le reti sequenziali
Reti sequenziali: stato interno, descrizione di automi a stati finiti, macchine minime; metodo della tabella triangolare, macchine equivalenti e macchine compatibili. Macchine asincrone, corse critiche. Macchine sincrone. Analisi di macchine sequenziali, analisi temporale. Sintesi di macchine sequenziali: assegnazione degli stati. Reti sequenziali notevoli: Flip-Flop, registri, contatori, riconoscitori di sequenze, sommatore seriale.

L'unità aritmetica
Schema a blocchi funzionali di un processore numerico: flusso delle istruzioni e flusso dei dati, istruzioni macchina elementari e relativi microcodici. Unità aritmetica: rappresentazione dei numeri relativi e relative conversioni, sommatori, acceleratori di riporto, prodotto, algoritmo di Booth, moltiplicatori veloci, algoritmi di divisione. Operazioni su numeri reali.

Prerequisiti

I principi della programmazione.

Tipologia delle attività formative

Lezioni (ore/anno in aula): 25
Esercitazioni (ore/anno in aula): 25
Laboratori (ore/anno in aula): 0
Progetti (ore/anno in aula): 0

Materiale didattico consigliato

I. De Lotto. Appunti di Calcolatori Elettronici. Parte prima: reti logiche e unità aritmetica. Spiegel, Milano 1996.

F. Luccio, L. Pagli. Reti Logiche e Calcolatore. Boringhieri, Torino, 1979.

R. Laschi. Reti Logiche. Esculapio Ed., Bologna, 1986.

M. Morris Mano, Charles R. Kime. Reti Logiche. Addison Wesley, Milano, 2002.

Modalità di verifica dell'apprendimento

Sono previste due prove scritte in itinere, la prima sulle parti 1 e 2 del progranmma, la seconda sulle parti 3 e 4. A coloro che avranno positivamente sostenuto entrambi le prove verrà proposto un voto eventualmente da confermare con un colloquio finale. Per gli altri è previsto un esame finale completo.

Copyright © Facoltà di Ingegneria - Università di Pavia