FACOLTA' DI INGEGNERIA       Universita' di Pavia
Home
  Didattica > Insegnamenti0708 > Progettazione di circuiti digitali
Organizzazione e Sedi
Immatricolarsi ai C.d.L.
Immatricolarsi ai C.d.L.M.
Orientamento
Didattica
Prenotazione Aule
Master
Esami: Iscrizioni online
Ricerca Scientifica
Servizi
Rapporti con Imprese
Tirocini didattici
Eventi e Iniziative
Bandi e Offerte lavoro
Esami di Stato
Mobilità/Erasmus
Rapporti di riesame
Assicurazione Qualità
Guida dello Studente
Scorciatoie
Cerca nel sito
Progettazione di circuiti digitali

Insegnamento Anno Accademico 07-08

Docente/i: Guido Torelli  

Denominazione del corso: Progettazione di circuiti digitali
Codice del corso: 064082
Corso di laurea: Ingegneria Elettronica e delle Telecomunicazioni
Settore scientifico disciplinare: ING-INF/01
Crediti formativi: CFU 5
Sito web del corso: n.d.

Obiettivi formativi specifici

Obiettivo del corso è fornire agli allievi le conoscenze di base della progettazione circuitale digitale in tecnologia CMOS. Le lezioni teoriche saranno accompagnate da esercitazioni in laboratorio, durante le quali gli allievi potranno avvalersi del simulatore circuitale SPICE per l’analisi di blocchi digitali elementari. Al termine del corso lo studente dovrà essere in grado di progettare e analizzare i blocchi circuitali digitali fondamentali e le soluzioni architetturali di base in tecnologia CMOS, e di valutarne le prestazioni.

Programma del corso

Porte logiche in tecnologia CMOS
Richiami sul transistore MOS. Richiami sull'invertitore e sulle porte logiche combinatorie in tecnologia CMOS. Dimensionamento delle porte. Calcolo del tempo di salita, del tempo di discesa e dei ritardi di propagazione delle porte.

Valutazione delle prestazioni dei circuiti
Stima dei parametri elettrici parassiti. Effetti RC distribuiti delle linee di collegamento. Oscillatore ad anello. Analisi delle prestazioni in velocità delle porte. Stadio di adattamento per il pilotaggio di carichi capacitivi pesanti. Valutazione del consumo di potenza e accorgimenti per la sua riduzione. Margini di progetto. Dimensionamento delle interconnessioni. Cenno alla logica a interruttori. Shrink e scaling down tecnologico.

Progettazione in tecnologia CMOS
Strategia di progettazione in logica combinatoria. Logica CMOS dinamica; logica a precarica; logica Domino; logica clocked CMOS. Sistemi sequenziali con clock. Richiami agli elementi base di memoria statica (latch, flip-flop). Temporizzazioni a fase singola e a due fasi. Elementi di memoria dinamica. Sistemi sincroni. Architettura pipeline. Distribuzione del clock. Skew del clock in sistemi sincroni. Considerazioni sul progetto di circuiti digitali CMOS a bassa potenza.

Memorie a semiconduttore
Introduzione alle memorie. Tipi di memoria. Organizzazione di una memoria. Circuiti di indirizzamento di riga e di colonna. Memorie non volatili: ROM; memorie Flash; cenno alle memorie non volatili di nuova generazione. Memorie indirizzabili per contenuto (CAM). Elevatori di tensione integrati a pompa di carica.

Prerequisiti

Reti Logiche, Calcolatori, Basi di Elettrotecnica, Elettronica, Basi di Elettronica Digitale, Basi di Porte Logiche CMOS e di Tecnologia di integrazione CMOS.

Tipologia delle attività formative

Lezioni (ore/anno in aula): 26
Esercitazioni (ore/anno in aula): 18
Laboratori (ore/anno in aula): 12
Progetti (ore/anno in aula): 0

Materiale didattico consigliato

N. H. E. Weste, K. Eshraghian. Principles of CMOS VLSI Design. A Sistem Perspective. 2nd edition. Addison-Wesley Publishing Company, 1994.

J. M. Rabaey, A. Chandrakasan, B. Nikolic´. Digital Integrated Circuits, A Design Perspective. 2nd Edition. Pearson Education, Inc. (Prentice Hall), Upper Saddle River, NJ, USA, 2003. È disponibile anche la traduzione in italiano: J. M. Rabaey, A. Chandrakasan, B. Nikolic´: Circuiti Integrati Digitali, L'ottica del Progettista (a cura di Andrea Cester e Andrea Gerosa). Pearson Education Italia, Milano, 2005.

S.-M. Kang, Y. Leblebici. CMOS Digital Integrated Circuits: Analysis and Design. The McGraw-Hill Companies, Inc., 1996. Per approfondimenti sulla progettazione circuitale.

Modalità di verifica dell'apprendimento

L’esame consisterà in una prova scritta e in una prova orale. Peso relativo delle due prove: prova scritta 1/2, prova orale 1/2. Verranno svolte due prove in itinere, una durante il corso, una al termine dello stesso: l'esito positivo di queste prove dispenserà lo studente dall’obbligo della prova scritta e di (almeno) parte della prova orale, purché la prova finale venga sostenuta entro la sessione di esami immediatamente successiva al semestre in cui è tenuto il corso.

Copyright © Facoltà di Ingegneria - Università di Pavia