FACOLTA' DI INGEGNERIA       Universita' di Pavia
Home
  Didattica > Insegnamenti0809 > Architetture VLSI per l'elaborazione digitale dei segnali
Organizzazione e Sedi
Immatricolarsi ai C.d.L.
Immatricolarsi ai C.d.L.M.
Orientamento
Didattica
Prenotazione Aule
Master
Esami: Iscrizioni online
Ricerca Scientifica
Servizi
Rapporti con Imprese
Tirocini didattici
Eventi e Iniziative
Bandi e Offerte lavoro
Esami di Stato
Mobilità/Erasmus
Rapporti di riesame
Assicurazione Qualità
Guida dello Studente
Scorciatoie
Cerca nel sito
Architetture VLSI per l'elaborazione digitale dei segnali

Insegnamento Anno Accademico 08-09

Docente/i: Carla Vacchi  

Denominazione del corso: Architetture VLSI per l'elaborazione digitale dei segnali
Codice del corso: 064016
Corso di laurea: Ingegneria Elettronica e delle Telecomunicazioni, Ingegneria Informatica
Settore scientifico disciplinare: ING-INF/01
L'insegnamento è caratterizzante per: Ingegneria Elettronica e delle Telecomunicazioni
Crediti formativi: CFU 5
Sito web del corso: http://www.unipv.it/vacchi/ArchitettureVLSI.html

Obiettivi formativi specifici

L'obiettivo del corso è quello di mettere lo studente in condizioni di operare scelte tra differenti architetture che soddisfano la stessa specifica logica. Vengono perciò presentati i differenti approcci per implementare le operazioni elementari, dettagliate le strutture di filtri FIR ed IIR e di un DSP. Le lezioni teoriche sono accompagnate da esercitazioni in laboratorio, in modo da ampliare la conoscenza degli strumenti CAD per la progettazione digitale. Lo studente alla fine del corso deve essere in grado di simulare in VHDL e sintetizzare correttamente le strutture studiate a vari livelli di dettaglio, applicandole a casi di interesse nel condizionamento di segnali in applicazioni tipiche della microelettronica, delle telecomunicazioni e dell'informatica.

Programma del corso

Nella prima settimana di lezione verranno illustrati alcuni argomenti necessari alla miglior comprensione del contenuti del corso (caratteristiche elettriche statiche e dinamiche di una porta CMOS, vincoli temporali per le reti sequenziali, processo di integrazione CMOS)

Implementazione hardware di alcune operazioni.
Addizione/sottrazione. Moltiplicazione. Calcolo di funzioni trigonometriche. Estrazione di radice quadrata.

Ottimizzazione delle strutture
Parallelismo. Pipelining. Esempi di prestazioni.

Elaborazione digitale del segnale
Classificazione dei segnali. Elaborazione digitale e conversione. Sistemi Discreti. Sistemi Lineari Tempo Invarianti. Filtri FIR e IIR (forme canoniche e trasposte). Digital Signal Processors.

Linguaggio VHDL
Simulazione di alcune strutture studiate. Esempi di circuiti di interesse informatico, microelettronico e delle telecomunicazioni. Verifiche e confronti con descrizioni softwares differenti.

Prerequisiti

Serie numeriche. Calcolo differenziale. Rappresentazioni di funzioni. Aritmetica dei calcolatori. Reti combinatorie. Reti sequenziali. Analisi spettrale dei segnali.

Tipologia delle attività formative

Lezioni (ore/anno in aula): 29
Esercitazioni (ore/anno in aula): 11
Laboratori (ore/anno in aula): 10
Progetti (ore/anno in aula): 0

Materiale didattico consigliato

Dispense e raccolta di temi d'esame disponibili sul sito del docente. Altro materiale didattico verrà consigliato per gli approfondimenti (relazione del progetto facoltativo).

Modalità di verifica dell'apprendimento

L'esame consiste in una prova scritta (50% della valutazione) e in una prova orale (50% della valutazione). La prova orale può essere sostituita dalla discussione di un lavoro autonomo di progettazione di un sistema digitale. Durante il corso verranno svolte due prove in itinere, composta ciascuna da esercizi da risolvere e quesiti sulla parte teorica. L'esito positivo delle prove dispensa lo studente dall'obbligo della prova scritta e della prova orale, purché l'esame venga registrato entro la sessione di esami di settembre.

Copyright © Facoltà di Ingegneria - Università di Pavia