FACOLTA' DI INGEGNERIA       Universita' di Pavia
Home
  Didattica > Insegnamenti1011 > Elettronica dei sistemi digitali Translate this page in English
Organizzazione e Sedi
Immatricolarsi ai C.d.L.
Immatricolarsi ai C.d.L.M.
Orientamento
Didattica
Prenotazione Aule
Master
Esami: Iscrizioni online
Ricerca Scientifica
Servizi
Rapporti con Imprese
Tirocini didattici
Eventi e Iniziative
Bandi e Offerte lavoro
Esami di Stato
Mobilità/Erasmus
Rapporti di riesame
Assicurazione Qualità
Guida dello Studente
Scorciatoie
Cerca nel sito
Elettronica dei sistemi digitali

Insegnamento Anno Accademico 10-11

Docente/i: Carla Vacchi  

Denominazione del corso: Elettronica dei sistemi digitali
Codice del corso: 062210
Corso di laurea: Ingegneria Elettronica e delle Telecomunicazioni
Settore scientifico disciplinare: ING-INF/01
L'insegnamento è caratterizzante per: Ingegneria Elettronica e delle Telecomunicazioni
Crediti formativi: CFU 5
Sito web del corso: http://www.unipv.it/vacchi/ESDig.html

Obiettivi formativi specifici

Lo scopo del corso è di fornire una conoscenza di base utile al progetto di sistemi microelettronici CMOS digitali, a partire dalle celle elementari (basate su logica CMOS complementare e a interruttori) fino a blocchi funzionali di media complessità. Vengono discussi differenti approcci (ASIC, FPGA) per l’integrazione di sistemi digitali. Vengono analizzati i passaggi principali e i problemi relativi alle differenti fasi nel progetto e sviluppo di un circuito digitale. Sono discusse le ragioni della necessità del collaudo di un circuito digitale e le regole della progettazione orientata al collaudo. Alla fine del corso, lo studente avrà acquisito familiarità con gli aspetti elettrici fondamentali dell’elettronica digitale e sarà in grado di sintetizzare, a partire dalla descrizione funzionale, lo schema elettrico e il layout di semplici porte CMOS, di progettare circuiti sincroni e di descriverli utilizzando un Hardware Description Language (VHDL).

Programma del corso

Circuiti integrati digitali
Processo di fabbricazione CMOS, componenti passivi, maschere e design rules.

Circuiti CMOS e sistemi sequenziali
Porte CMOS. Parametri statici e dinamici. Porte di trasmissione. Uscite open drain e tri-state. Trigger di Schmitt. Buffer digitali. Layout di una porta CMOS. Level sensitive latch. Edge triggered register. Timing. Registri, contatori binari e contatori a scorrimento.

Sommatori
Somma, cambio di segno e sottrazione per interi positivi e con segno. Full adder, Ripple carry adder, Carry Lookahead Adder.

Sistemi digitali: scelta della tecnologia
ASIC Standard Cell e Full Custom, Gate Array, Sea of Gates, FPGA.

Collaudo di sistemi digitali
Guasto Stuck at, short e open, Design For Testability, Built In Self Test, Boundary Scan.

Esercizi e Laboratori
Esercizi sugli argomenti principali del corso sono risolti direttamente dal docente, oppure proposti come lavoro personale, con revisione da parte del docente per evidenziare errori e misunderstanding. I laboratori prevedono la realizzazione di semplici circuiti per la misura di parametri statici e dinamici di porte CMOS. Sono previsti laboratori di simulazione sulla descrizione di circuiti digitali utilizzando il linguaggio VHDL.

Prerequisiti

Algebra di Boole. Analisi e sintesi di sistemi combinatori digitali, rappresentazione in modulo e in complemento a due. MOSFET, inverter CMOS, latch. Conoscenza delle leggi fondamentali dei circuiti elettrici.

Tipologia delle attività formative

Lezioni (ore/anno in aula): 18
Esercitazioni (ore/anno in aula): 30
Attività pratiche (ore/anno in aula): 14

Materiale didattico consigliato

Sono disponibili sulla pagina web del corso dispense sui laboratori redatte dal docente, copia delle slide utilizzate a lezione, esempi di testi d’esame

C. Vacchi. Elettronica dei Sistemi Digitali. Biblioteca delle Scienze, Collana Dispense on line.

N. H. E. Weste, K. Esraghian. Principles of CMOS VLSI Design. A Sistem Perspective. Addison-Wesley Publishing Company, 2nd edition, 1993. Per un approfondimento degli argomenti trattati.

Modalità di verifica dell'apprendimento

L’esame consiste due prove scritte obbligatorie: la prima prevede esercizi relativi alla analisi e/o al progetto di sistemi digitali (peso pari al 60% della votazione finale). Durante la prova, di durata pari a 2 ore, è permessa la consultazione di appunti e libri. La seconda prova scritta (30 minuti, senza appunti e libri di testo, peso pari al 40% della votazione finale) prevede la risposta a 30 quesiti a risposta chiusa (domande di teoria e brevi esercizi). Il voto finale può essere migliorato progettando individualmente un sistema digitale in VHDL. La lista dei progetti è disponibile sulla pagina WEB.

Copyright © Facoltà di Ingegneria - Università di Pavia