FACOLTA' DI INGEGNERIA       Universita' di Pavia
Home
  Didattica > Insegnamenti1011 > Architetture VLSI per l'elaborazione digitale dei segnali Translate this page in English
Organizzazione e Sedi
Immatricolarsi ai C.d.L.
Immatricolarsi ai C.d.L.M.
Orientamento
Didattica
Prenotazione Aule
Master
Esami: Iscrizioni online
Ricerca Scientifica
Servizi
Rapporti con Imprese
Tirocini didattici
Eventi e Iniziative
Bandi e Offerte lavoro
Esami di Stato
Mobilità/Erasmus
Rapporti di riesame
Assicurazione Qualità
Guida dello Studente
Scorciatoie
Cerca nel sito
Architetture VLSI per l'elaborazione digitale dei segnali

Insegnamento Anno Accademico 10-11

Docente/i: Carla Vacchi  

Denominazione del corso: Architetture VLSI per l'elaborazione digitale dei segnali
Codice del corso: 064016
Corso di laurea: Ingegneria Elettronica
Settore scientifico disciplinare: ING-INF/01
L'insegnamento è caratterizzante per: Ingegneria Elettronica
Crediti formativi: CFU 5
Sito web del corso: http://www.unipv.it/vacchi/ArchitettureVLSI.html

Obiettivi formativi specifici

Il corso affronta molti aspetti riguardanti le architetture digitali e la loro implementazione circuitale, per colmare il divario tra lo sviluppo di un algoritmo di elaborazione dei segnali e la progettazione del circuito. Il corso è orientato verso gli studenti interessati negli ambiti della progettazione dei circuiti digitali e delle loro applicazioni. Vengono trattati ed applicati alla progettazione dei filtri lineari (IIR e FIR) i circuiti per le operazioni di base come addizione, sottrazione e moltiplicazione. Sono discussi l'elaborazione parallela e il pipelining per migliorare il throughput e ridurre al minimo il consumo di energia e spazio.

Programma del corso

Architetture per operazioni e funzioni elementari
Implementazioni di un Full Adder. Sequential Adder, Ripple Carry Adder, Carry Select Adder, Carry Skip Adder, Conditional Sum Adder, Carry Lookahead Adder. Operazioni su più operandi: architettura Carry Save e Binary Adder Tree. Moltiplicatori: moltiplicatore sequenziale, moltiplicatori paralleli di Braun, Baugh-Wooley e Booth. Panoramica sull’implementazione di divisori, realizzazione di funzioni di radice quadrata e trigonometriche.

Tecniche per bassa dissipazione di potenza ed elevato throughput
Architetture parallele e pipeline, retiming.

Fondamenti di segnali e sistemi digitali
Segnali analogici e digitali, conversione analogico/digitale, rappresentazione dei sistemi digitali, analisi nel dominio del tempo e della frequenza. Sistemi LTI: risposta impulsiva e funzione di trasferimento.

Progetto ed applicazioni dei filtri digitali
Filtri FIR e IIR. Forme diretta, trasposta, in cascata e parallela. Quantizzazione. Multirate Digital Signal Processing.

Esercizi e Laboratori
Esercizi sugli argomenti principali del corso sono risolti direttamente dal docente, oppure proposti come lavoro personale, con revisione da parte del docente per evidenziare errori e misunderstanding. I laboratori riguardano la simulazione matlab di sistemi digitali e filtri. Gli studenti sono organizzati in gruppi.

Prerequisiti

Sequenze numeriche, equazioni algebriche e differenziali, logica combinatoria e sequenziale, analisi spettrale.

Tipologia delle attività formative

Lezioni (ore/anno in aula): 26
Esercitazioni (ore/anno in aula): 16
Attività pratiche (ore/anno in aula): 10

Materiale didattico consigliato

Sono disponibili sulla pagina web del corso dispense scritte dal docente, copia delle slide utilizzate a lezione, esempi di testi d’esame, istruzioni per il laboratorio. Due testi che comprendono la maggior parte degli argomenti trattati sono:

P. Pirsch. Architectures for digital signal processing. Wiley.

J. G. Proakis, D. G. Manolakis. Digital Signal Processing. J. G. Proakis, D. G. Manolakis. Digital Signal Processing. Prentice Hall.

Modalità di verifica dell'apprendimento

L’esame consiste in una prova scritta (durata 2 ore, durante le quali è possibile consultare appunti e testi) comprendente esercizi sui principali argomenti del corso. È necessaria una votazione superiore a 18/30 per accedere all’orale, riguardante tutti gli argomenti trattati a lezione. Il voto finale è la media dei voti relativi alla prova scritta ed orale. Il progetto di un sistema digitale in VHDL può sostituire la prova orale.

Copyright © Facoltà di Ingegneria - Università di Pavia